![[ICO]](/icons/blank.gif) | Name | Last modified | Size | Description |
---|
|
![[DIR]](/icons/back.gif) | Parent Directory | | - |
![[ ]](/icons/unknown.gif) | problem sa otvaranjem direktorijuma | 29-Apr-2021 12:51 | 1.4K |
![[ ]](/icons/compressed.gif) | Zadaci1.zip | 29-Apr-2021 12:51 | 771K |
![[ ]](/icons/compressed.gif) | Zadaci.zip | 29-Apr-2021 12:51 | 2.3M |
![[ ]](/icons/layout.gif) | Verilog projekt készítése a Xilinx ISE alkalmazásban a Diligent Basys 2 FPGA lap számára.pdf | 29-Apr-2021 12:51 | 661K |
![[ ]](/icons/layout.gif) | Schematik projekt készítése a Xilinx ISE alkalmazásban a Diligent Basys 2 FPGA lap számára.pdf | 29-Apr-2021 12:51 | 704K |
![[ ]](/icons/layout.gif) | Quick start guide to Verilog.pdf | 29-Apr-2021 12:51 | 16M |
![[ ]](/icons/layout.gif) | Pitanja za prvi kolokvijum SR.pdf | 29-Apr-2021 12:51 | 102K |
![[ ]](/icons/layout.gif) | Pitanja za prvi kolokvijum HU.pdf | 29-Apr-2021 12:51 | 186K |
![[ ]](/icons/layout.gif) | Opis Basys 2 FPGA ploce.pdf | 29-Apr-2021 12:51 | 384K |
![[ ]](/icons/layout.gif) | Kreiranje Verilog projekta u Xilinx ISE za Basys 2 FPGA ploce.pdf | 29-Apr-2021 12:51 | 701K |
![[ ]](/icons/layout.gif) | Kreiranje Schematic projekta u Xilinx ISE za Basys 2 FPGA ploce.pdf | 29-Apr-2021 12:51 | 759K |
![[DIR]](/icons/folder.gif) | Kolokvijum/ | 29-Apr-2021 12:51 | - |
![[ ]](/icons/layout.gif) | FPGAPrototypingByVerilogExamples.pdf | 29-Apr-2021 12:51 | 21M |
![[DIR]](/icons/folder.gif) | FPGA2021/ | 30-Dec-2021 12:45 | - |
![[DIR]](/icons/folder.gif) | FPGA2020/ | 29-Apr-2021 12:50 | - |
![[ ]](/icons/layout.gif) | A Digilent Basys 2 FPGA lap leírása.pdf | 29-Apr-2021 12:51 | 424K |
|