![]() | Name | Last modified | Size | Description |
---|---|---|---|---|
![]() | Parent Directory | - | ||
![]() | Verilog projekt készítése a Xilinx ISE alkalmazásban a Diligent Basys 2 FPGA lap számára.pdf | 03-Mar-2022 14:35 | 661K | |
![]() | Kreiranje Verilog projekta u Xilinx ISE za Basys 2 FPGA ploce.pdf | 03-Mar-2022 14:35 | 701K | |
![]() | Schematik projekt készítése a Xilinx ISE alkalmazásban a Diligent Basys 2 FPGA lap számára.pdf | 03-Mar-2022 14:35 | 704K | |
![]() | Kreiranje Schematic projekta u Xilinx ISE za Basys 2 FPGA ploce.pdf | 03-Mar-2022 14:35 | 759K | |